许多工程师们常常面对的问题是：在试图缩减芯片电感器尺寸的同时，又得保持其电感与性能。而这些困难主要来自于「基本科学以及工程实践约束」所造成的限制。芯片电感器技术并未发生像电晶体技术一样的进展，电晶体技术在过去40年来一直遵循摩尔定律。电感器在电路上算是一款被动元件被归类于“超摩尔定律”的领域，因此整合的是不会因摩尔定律而微缩的RF与MEMS等非数位化功能。
　　芯片电感器架构需要较大的面积，因为在其金属走线之间需要的长度、匝数、厚度与空间，以实现适当的电感与性能。然而，对于要求较大的面积则可能会因为在旋转线圈和半导体基板之间产生寄生效应而造成电感损失。因此，电感器在微型化时须添加磁性材料，在磁导率和频率响应方面存在一些限制。
　　新的电感器制造技术采用绝缘的奈米复合磁性物质作为填充材料来减少芯片电感器尺寸，以及提高达80%的电感，从而使芯片电感器缩减至少50%。此外，它还具有使作业频率范围从GHz扩展至10GHz的潜力。他预计电感器技术的这些进展可望在未来3-5年内落实应用于芯片制程中。